Что такое cisc и risc
Разница между RISC и CISC
главное отличие между RIC и CIC является то, что RIC (компьютер с сокращенным набором инструкций) содержит небольшой и высоко оптимизированный набор инструкций, в то время как CIC (компьютер с компле
Содержание:
главное отличие между RISC и CISC является то, что RISC (компьютер с сокращенным набором инструкций) содержит небольшой и высоко оптимизированный набор инструкций, в то время как CISC (компьютер с комплексным набором инструкций) содержит большой, специализированный и сложный набор инструкций.
Процессор также известен как центральный процессор (CPU). Он в основном выполняет выборку команд, декодирование, выполнение. Существует два типа архитектуры набора команд. Это RISC и CISC. Существуют различия между RISC и CISC по сложности, форматам команд и данных, регистрам и т. Д. RISC имеет простой набор инструкций. Поэтому длина программы большая. CISC имеет сложный набор инструкций, поэтому длина программы минимальна. Одна инструкция CISC может выполнять эквивалентную задачу, связанную с несколькими инструкциями RISC. В настоящее время существуют гибридные процессоры, которые содержат как RISC, так и CISC.
Ключевые области покрыты
1. Что такое RISC
— Определение, Функциональность, Характеристики
2. Что такое CISC
— Определение, Функциональность, Характеристики
3. Разница между RISC и CISC
— Сравнение основных различий
Основные условия
Что такое RISC
RISC означает Сокращенный набор команд компьютера, Он предназначен для сокращения времени выполнения за счет упрощения набора инструкций. Он использует высоко оптимизированные инструкции. Процессоры на основе RISC обычно используются для портативных устройств, таких как мобильные телефоны и планшеты, поскольку они более эффективны.
Рисунок 1: RISC
В архитектуре RISC аппаратный блок управления подключается к кэшу команд. Кэш данных подключается к блоку управления через тракт данных. Как инструкция, так и данные из кэша команд и кэша данных будут отправлены в основную память.
Что такое CISC
В архитектуре CISC микропрограммный блок управления соединяется с инструкцией и путем передачи данных. Эта инструкция и путь к данным связаны с кешем. Затем необходимые инструкции и данные будут направлены в основную память из кеша.
Архитектура CISC имеет множество режимов адресации. Существует большое количество инструкций. Он также поддерживает форматы команд переменной длины. Поскольку инструкции являются сложными, для выполнения одной инструкции требуется многократное количество тактов. Более того, декодирование команд является более сложным.
Разница между RISC и CISC
Определение
Длинная форма
RISC расшифровывается как компьютер с сокращенным набором команд. CISC расшифровывается как комплексная компьютерная инструкция.
инструкции
Кроме того, архитектура RISC использует небольшой, высоко оптимизированный набор инструкций, в то время как архитектура CISC использует большой, специализированный и сложный набор инструкций.
ориентация
Кроме того, RISC больше ориентирован на машины, а CISC больше ориентирован на программистов.
Количество тактов
Кроме того, RISC прост и требует одного такта для выполнения инструкций. CISC является сложным и требует нескольких тактов для выполнения инструкции.
Количество регистров
Кроме того, RISC имеет больше регистров, в то время как CISC имеет меньше регистров.
Режимы адресации
В RISC инструкции имеют простые фиксированные форматы с несколькими режимами адресации. В CISC инструкции имеют переменные форматы с несколькими сложными режимами адресации.
Длина программы
Поскольку RISC имеет простые инструкции, длина программы велика. Но так как у CISC есть сложные инструкции, его длина программы коротка.
Требуется ОЗУ
Кроме того, CISC требует минимального объема оперативной памяти, чем RISC, так как в программе меньше команд.
использование
RISC используется в аппаратном блоке управления. Он используется в таких приложениях, как мобильные телефоны и планшеты. CISC используется в микропрограммном блоке управления. Он используется в таких приложениях, как настольный компьютер и ноутбуки.
Заключение
Разница между RISC и CISC заключается в том, что RISC содержит небольшой и высоко оптимизированный набор инструкций, в то время как CISC содержит большой специализированный и сложный набор инструкций. Другими словами, RISC имеет меньший и простой набор инструкций, в то время как CISC имеет большой и сложный набор инструкций.
Ссылка:
1. RISC vs CISC, Дэвид Кейзер, 3 июня 2016 года,
Что такое cisc и risc
Расширение набора команд, увеличение числа способов адресации, введение сложных команд сопровождаются увеличением длины кода команды, в первую очередь кода операции, что может приводить к использованию “расширяющегося кода операции”, увеличению числа форматов команд. Это вызывает усложнение и замедления процесса дешифрации кода операции и других процедур обработки команд. Возрастающая сложность процедур обработки команд заставляет прибегать к микропрограммному управлению устройствами с управляющей памятью вместо более быстродействующего устройства управления с “жесткой” логикой.
Сложный процессор с микропрограммным управлении трудно реализовать на одном кристалле, а это ведет к увеличению длинны межмодульных связей, таким образом устроены большинство процессоров с полным набором команд.
Напротив, при сокращении количества команд до некоторого оптимального значения, можно сократить длину команд и упростить управляющее устройство МП. Поэтому при проектировании структуры МП выделилось два направления в отношении набора системы команд:
· CISC (Complicated Instruction Set Computer — использующий полный набор команд ). Традиционная архитектура с широкой системой команд МП.
· RISC (Reduced Instruction Set Computer). Архитектура с сокращенным набором команд.
При использовании RISC архитектуры выбор набора команд и структуры процессора направлены на то, чтобы команды набора выполнялись за один машинный цикл МП. Выполнение более сложных, но редко встречающихся операций обеспечивают подпрограммы, состоящие из набора простых команд.
Анализ использования различными задачами ресурсов МП показывает, что в основном МП обрабатывает одни и те же инструкции из небольшого подмножества полной системы команд.
В первую очередь это команды чтения/записи и команды переходов. Поэтому для ускорения работы МП необходимо оптимизировать в первую очередь эти команды.
В ЭВМ с RISC-архитектурой машинным циклом называется время, в течение которого производится выборка двух операндов из регистров, выполнение операции в ALU и запоминание результата в регистре. Большинство команд в RISC-процессорах являются быстрыми командами типа регистр-регистр и выполняются без обращения к ОП. Обращение к памяти производится лишь в командах загрузки регистров из памяти и запоминание их в ОП.
Вследствие сокращенного набора команд (примерно 50-100), небольшого числа способов адресации (2-3 и в основном регистровая) упрощается управляющее устройство МП, которое в этом случае обходится без микропрограммного управления и его устройство управления может быть выполнено на “жесткой” логике. Упрощение структуры МП приводит к появлению свободного места на кристалле для реализации дополнительных схем.
1. Одинаковая длина команд (упрощает выборку инструкций из памяти);
3. 2-3 способа адресации, в основном регистровая.
4. Устройство управления на жесткой логике.
6. Простые способы адресации памяти (обеспечивает отсутствие сложных вычислений адреса);
7. Отсутствие совмещенной операции чтения/записи с обработкой данных;
8. Необходимость соответствующей компиляции программ для повышения эффективности;
9. Несовместимость с набором команд CISC МП (непереносимость exe. – файлов).
Например, POWER PC в настоящее время вынужден работать с программами, написанными для CISC – МП. Процессор самостоятельно транслирует сложные команды в ряд простых, что снижает его эффективность.
В настоящее время CISC и RISC сливаются, т.к. большинство CISC МП основаны на ядре RISC.
— высокая тактовая частота;
— высокая скорость выполнения команд;
— уменьшение площади кристалла:
— уменьшение мощности потребления:
МП POWER PC — 8,5 Вт,
— необходимость моделирования сложных команд;
RISK vs. CISC
Нет четкой грани между богами и людьми: одни переходят в других.
Френк Херберт. «Мессия Дюны»
Поговаривают, что концепция CISC давно устарела, и компаниям, поддерживающим эту плохую архитектуру, пророчествуют грядущий кризис и сход с дистанции в гонке производителей.
Действительно, сегодня для потребителя не так критична архитектура микропроцессора, как совместимость с массовым программным обеспечением и уверенность в поставщике.
Даже ассемблер не дает представления об архитектуре процессора, ибо делает большой шаг в абстрагировании команд и операций. Лишь программирование непосредственно в двоичных кодах дает право на критику недостатков архитектуры. В противном случае это все равно, что слепому ощупывать слона.
С появлением кластерных (то бишь многопроцессорных) систем на первый план встают коммутация потоков и обмен данными между процессорами, а система команд и архитектура отдельных микропроцессоров становятся несущественными.
NOT == PIRS(A,A);
OR == PIRS(PIRS(A,B), PIRS(A,B));
AND == NOT [OR(NOT(A), NOT(B))];
CMP == OR [AND(A,B), NOT(OR(A,NOT(C)))];
Попробуйте раскрыть скобки и сравнить и объем полученного кода, и необходимый багаж математических знаний с тем, что пишут ассемблерщики сегодня:
CMP A,B
JZ C
Или то же на языке Basic:
IF A=B THEN C
Сейчас даже трудно представить, но было время, когда в процессор команды добавляли прямо «на лету», при написании программ. Если какая-то операция повторялась несколько раз, ее добавляли прямо в процессор и в дальнейшем уже вызывали как одну команду.
Тогдашние ЭВМ представляли собой шкафы, набитые печатными платами, процессоры поддерживали загружаемый набор инструкций, хранящийся на перфокартах или магнитных барабанах. Если программисту не нравилась команда, она заменялась его собственной.
Однако это было неприемлемо для микропроцессоров. Поэтому разработчики попытались заложить в них столько инструкций, чтобы хватило на все случаи жизни. Не всегда это усложняло реализацию. Только часть команд исполнялась аппаратно. Например, для оптимизации вышеупомянутого сравнения двух чисел могло быть задействовано до 16 логических элементов «И», осуществляющих побитовое сравнение двух машинных слов.
В эпоху появления первых микропроцессоров цены на оперативную память были очень высоки, да и объем ее был ограничен. Большинство микропроцессоров поддерживало только 64 килобайта оперативной памяти.
Разумеется, на первом месте стояла задача сделать код компактным, даже ценой его производительности. Очевидно, что разработчики использовали основное правило Клода Шеннона, а именно: более употребляемые команды должны кодироваться более короткими кодами, и наоборот.
Отход от фиксированной длины команд и операндов привел к тому, что процессор должен был сначала определить границы инструкции, декодировать ее, проанализировать адресацию, подготовить операнды и только потом уже исполнять.
Тот, кто писал в своей жизни дизассемблеры, может оценить объем необходимых вычислений для проделывания этих операций.
Однако иного выхода из ситуации долгое время попросту не было. Но время шло, память дешевела, мощность микропроцессоров росла и, наконец, достигла той планки, при которой код, сгенерированный компилятором, мог исполняться с приемлемой скоростью.
Тут мы остановимся и поговорим о том, почему компиляторы никогда не обгонят человека. Отвлечемся на небольшой анекдот. Физику и математику дали стакан, кипяток, заварку и попросили изготовить чай. Не мудрствуя лукаво, люди науки насыпали в стакан заварки и залили ее кипятком. Во второй задаче условия изменились: стакан уже содержал кипяток, требовалось с помощью заварки приготовить чай. Физик, пожав плечами, поступил, как и любой нормальный человек на его месте. А вот математик не растерялся, вылил кипяток и пояснил: теперь решение задачи сводится к предыдущему.
Эта история неплохо иллюстрирует принцип работы компиляторов, действующих по заранее заложенному в них набору шаблонов, сводя любую задачу к типовому решению.
Тогда разработчики микропроцессоров упростили до предела набор поддерживаемых команд. Трудоемкость программирования непосредственно на языке процессора при этом возросла настолько, что компиляторы просто вытеснили человека. Да и «чистота» кода на таких мощностях уже становилась не критичной. Легче было купить более быстрый компьютер, чем оплатить труд программистов-ассемблерщиков, ожидая целую вечность завершения проекта.
Упростилась до предела и адресация команд. В самом деле, для чего компиляторам десятки вариантов, когда они предпочли бы один. Рассмотрим, как, например, компилятор Турбо-Паскаля фирмы Borland складывал два числа:
B:=1 ;
A:= A +B ; Увеличить переменную А на единицу
Результат компиляции:
MOV AX,1 ; Занести в регистр AX единицу
MOV BX, offset A ; Получить указатель на переменную A
MOV CX,[BX] ; Прочесть значение переменной A в регистр CX
ADD CX,AX ; Сложить и записать результат сложения в СX
MOV [BX],CX ; Записать результат в переменную A
Человек то же самое записал бы так:
ADD [offset A],1
Одна команда вместо пяти и ни одного используемого регистра вместо трех! Можно было улучшать компиляторы, но разработчики просто изъяли адресацию ПАМЯТЬ Ы КОНСТАНТА из набора микропроцессора.
Большинство RISC’ов на сегодняшний день использует только три вида адресации:
РЕГИСТР Ы РЕГИСТР
РЕГИСТР Ы КОНСТАНТА
РЕГИСТР Ы ПАМЯТЬ
Причем операндами во всех операциях вычисления могут быть только регистры. Понятно, что теперь их потребуется значительно больше. Тогда как семейству 80×86 вполне хватало всего восьми регистров общего назначения, большинство RISC-процессоров содержало до 64 (!) для достижения не лучшей производительности на той же тактовой частоте.
Неудивительно. Там, где раньше требовалась одна команда, теперь приходится производить многочисленные манипуляции с регистрами и памятью. Неверно считать, что архитектура RISC сама по себе может обеспечивать лучшую производительность. Напротив, как видно из приведенного выше примера, RISC-процессоры для достижения той же производительности должны иметь значительно более быстрое ядро. Правда, упрощая конструкцию процессора, технически легче заставить его работать на более высокой тактовой частоте (заодно разместить дополнительные блоки и распараллелить выполнение команд).
Многие специалисты старого поколения просто не приняли новый подход к программированию. Ведь это был добровольный отказ от лучших решений в пользу посредственных только по причине «тупости» компиляторов.
На ум приходит такая картина. Стоит посреди реки камень (то бишь проблема производительности). Одна волна обходит его справа (CISC), другая слева (RISC), но за камнем они вновь сходятся вместе.
Сегодня очевидно, что ядро процессора должно быть выполнено по RISC-технологии, ибо при современной степени интеграции и сложности микропроцессоров иное решение не позволило бы разместить на одном кристалле необходимое число элементов.
«Идеализированный» RISC и есть такое голое, лишенное фантазии ядро. Высокая тактовая частота сама по себе уже не в состоянии обеспечить приемлемую производительность, поэтому на кристалле располагают еще и кэш первого уровня, конвейеры упреждающей выборки и предсказания переходов.
RISC вырываются вперед
Для понимания дальнейшего сравним организацию команд двух архитектур. Типичный представитель CISC Intel 80×86 имеет следующий формат инструкций.
Когда необходимость в экономии оперативной памяти, наконец, отпала, появилась возможность использовать команды фиксированной длины. А это значит, что определение границ инструкций уже не представляет проблемы, более того, можно мгновенно, за одну операцию, указать начало инструкции в произвольной точке кода. CISC-микропроцессоры были лишены этой «вкусности» и были вынуждены полностью по цепочке анализировать весь код.
Формат команд RISC-процессоров невероятно прост.
КОД КОМАНДЫ | ОПЕРАНД 1 | ОПЕРАНД 2
Некоторые модели использовали концепцию раздельных источников и приемников, соответственно:
КОД КОМАНДЫ | ИСТОЧНИК1 | ИНСТОЧНИК 2 | ПРИЕМНИК
Впрочем, и приемников могло быть несколько. Суть в том, что любую команду можно было декодировать за один такт и использовать так называемые разнесенные архитектуры, то есть независимые устройства чтения, записи и вычисления результатов. Они могли работать непосредственно с потоком команд асинхронно. Пока одно устройство выполняет арифметическую операцию, другие могут считывать из медленной оперативной памяти данные, которые понадобятся процессору только через пару команд.
Это позволяло свести простои процессора и время ожидания загрузки к нулю, что заметно подняло производительность. Чтобы ускорить загрузку команд из памяти, разработчики были вынуждены увеличить объем кэша, что помогало, только пока программы целиком умещались в кэше. Стоило чуть-чуть превысить отведенный лимит, как производительность падала в десятки раз.
Но это была скорее забота компиляторов: разбить код так, чтобы любые его фрагменты «влезали» в отведенный кэш. И такие компиляторы очень скоро появились. RISC вырвался вперед. ПРавда, не столько за счет самой архитектуры. Игрой слепого случая механизмы предсказания ветвления были реализованы впервые именно на RISC-процессорах. Быть может, потому, что в малом наборе команд условные переходы встречались куда чаще и «портили всю малину» параллельному исполнению команд. В самом деле, какой смысл исполнять код, результат которого не понадобится?
Тем временем на фронте CISC-процессоров разработчики были больше озабочены тем, как ускорить выборку и декодирование инструкций.
На деле все оказалось иначе.
10 мая 1992 года четверо инженеров Intel в аэропорту Сан-Хосе ожидали самолета из Орегона. Когда шасси лайнера коснулось еще по-утреннему холодной бетонной полосы, вся встречающая группа с нетерпением и нескрываемым волнением двинулась к трапу.
И было от чего волноваться: самолет доставил продукт, которому было суждено не только упрочить позицию Intel на рынке, но и «подмочить» многочисленных конкурентов, которые до того увлеклись стремлением упростить процессор, что не заметили неожиданного поворота.
Pentium с тактовой частотой 66 МГц работал со скоростью, практически не уступавшей RISC-процессору Alpha Digital. К тому же Pentium был полностью совместим с 80х86 семейством микропроцессоров и имел многомиллионный рынок потенциальных покупателей. Это позволяло продавать Pentium значительно дешевле, чем «более простые» RISC-микропроцессоры.
Казалось бы, миф о RISC должен был рухнуть. Intel монопольно владела рынком мини-компьютеров и решительно наступала на рынки серверов и высокопроизводительных рабочих станций. Рынок RISC-микропроцессоров сосредоточился тогда лишь на «малотиражном» Apple, кластерных суперкомпьютерах (ну, для этих вообще критична только стоимость процессоров, да и многие суперкомпьютеры построены на базе Pentium Pro) и серверах (где, вообще говоря, ПО меняется не каждый день).
Архитектура, рынок которой сокращался, вероятно, не могла называться хорошей.
Intel реализовала два конвейера выборки команд, механизм предсказания переходов и, главное, параллелизм: возможность одновременного выполнения двух команд в то время, пока декодируется очередная пара инструкций.
Микрокод процессора был переписан, и большая часть инструкций реализована аппаратно. В результате большинство инструкций выполнялось за один такт. Обратим внимание: сложных инструкций, аналоги которых в RISC-процессорах распадались на десятки команд. Можно было обогнать Pentium, подняв тактовую частоту, что и сделали производители.
Все компании оказались втянутыми в «гонки на выживание»: день ото дня тактовая частота микропроцессоров росла, увеличивать ее становилось труднее и труднее. Возникали сложности с отводом тепла от греющихся проводников. Уменьшение поверхности рассеивания включало в игру ионный ветер, букет квантовых эффектов и даже космическое излучение!
Становилось понятно, что барьер, выше определенного, в ближайшие несколько десятков лет так или иначе перепрыгнуть не удастся. Но и RISC, и CISC в равной степени. И тогда RISC потеряют свои последние преимущества. Судите сами: и одно, и другое семейство большинство команд выполняет за один такт, стоимость обоих определятся уже не столько аппаратной сложностью, сколько процентом брака из-за дефектов кристалла.
Время «противостояния» закончилось. Два клана объединились.
RISC переходит в другой лагерь
Не то чтобы сами программисты были шокированы такой новостью, но скорости приложениям она явно не добавляла. И разработчики RISC-процессоров подумали: а почему бы не расширить набор инструкций? Потом еще немного, потом еще чуть-чуть и. получившийся набор команд уже никак нельзя было назвать «сокращенным». Часто встречались RISC-процессоры с тремястами и более командами, тогда как у многих типичных CISC их было от силы двести.
Разумеется, концепция упрощенной архитектуры не одобряла аппаратную реализацию большинства новых команд. Разработчики обратились к уже знакомой нам схеме микрокод+ПЗУ. Правда, ПЗУ это было особое, выполненное по новой технологии. Обычное было бы не в состоянии обеспечить требуемую скорость доступа.
Разработчики остановили выбор на ПЛИС (программируемых логических интегральных схемах) [2]. Они позволяли программно скомпоновать на одном кристалле электронную схему, эквивалентную аппаратной реализации на стандартных вентилях. «Чистый» RISC-процессор с ПЛИСом стал невероятно похож на «чистый» CISC с ПЗУ и тем же ПЛИСом. Собственно, ПЛИС не являлась принаждежностью архитектуры RISC и, если не углубляться в технические детали, была функционально сопоставима со старым добрым ПЗУ, во многом его превосходя. Скорость исполнения микрокода приближалась к лучшим аппаратным реализациям, и к тому же ПЛИСы сами могли декодировать и выбирать инструкции. В шутку можно сказать: ПЗУ с самообслуживанием.
Но важно было другое: ПЛИС позволяла большинство макроопераций исполнить за один такт, тогда как обращение к ПЗУ требовало этих тактов десятки.
Программисты RISC-процессоров наконец-то вздохнули с облегчением и засели за разработку новых компиляторов. При этом их грызла зависть, что на CISC появилась не требующая лишних регистров масштабируемая адресация, обеспечивающая простой доступ к сложным структурам данных.
На рынке нельзя игнорировать потребителя. А вдруг он обидится и отправится к конкурентам? Поэтому разработчики RISC-процессоров пошли на усложнение адресации памяти даже ценой аппаратной сложности и ухищрений.
Наконец, самые сообразительные из них додумались до команд переменной длины, пусть и в рамках фиксированной длины инструкций. В самом деле, пусть инструкция не требует операндов, но чтобы не нарушить границы остальных инструкций (ведь устройство выборки операндов никак не связано с устройством выборки команд, и поди объясни ему, что тут операнды не нужны), поля операндов все равно присутствуют!
ИНСТРУКЦИЯ БЕЗ ОПЕРАНДОВ | НЕЗНАЧАЩИЙ ОПЕРАНД 1 | НЕЗНАЧАЩИЙ ОПЕРАНД 2 | ИНСТРУКЦИЯ 2
ИНСТРУКЦИЯ БЕЗ ОПЕРАНДОВ | ЗНАЧАЩИЙ ОПЕРАНД 1 | ЗНАЧАЩИЙ ОПЕРАНД 2 | ИНСТРУКЦИЯ 2
Почему «чистые» RISC-процессоры не победили? Вспомним, что с самого начала RISC’ами назвали только конкретные технические решения, а «все остальные» назвали CISC’ами. Разумеется, что «всех остальных» было значительно больше.
AMD, NexGen vs. Intel
Первой компанией, которой пришла в голову мысль об интеграции RISC- и CISC-идеологий в одном процессоре, была мало кому известная NexGen. Оригинальные архитектурные решения, разработанные этой компанией, позднее были использованы во многих моделях микропроцессоров. Крошечной фирме NexGen удалось опередить Intel и AMD в создании микропроцессора пятого поколения, который был выпущен в 1995 году.
Nx586 объединил преимущества RISC-архитектур, сохранив при этом совместимость с набором инструкций серии 80×86. Новая архитектура получила название RISC-86. Революционность идеи заключалась в создании независимого транслятора команд 80×86 в набор инструкций, выполняемых RISC-ядром процессора, очень сильно напоминающим серию Alpha.
Архитектурные особенности позволяли микропроцессорам Nx работать практически на любой тактовой частоте, естественно, в определенных пределах.
Дальнейшие разработки требовали существенных расходов, поэтому наименьшим злом NexGen выбрала сотрудничество с AMD (после появления на рынке микропроцессора Pentium Pro, реализующего те же идеи и создавшего явную угрозу для сектора рынка AMD, если та не предложит аналогичной разработки).
K6 стал первым микропроцессором AMD, при создании которого не использовалась интеллектуальная собственность Intel, вдобавок он обладал лучшей, чем Pentium, производительностью.
Вместо двух конвейеров AMD использовала пять блоков выборки и улучшенный декодер инструкций 80×86, но это только детали технической реализации. Архитектурно и в том, и в другом случае сердцем микропроцессора становилось высокопроизводительное RISC-ядро.
Разработчики оказываются в плену старых решений, со всех сторон зажатые тисками совместимости. Необходимо на старом фундаменте построить новое здание. Вызывает немое восхищение, что, оставаясь полностью совместимым с программным обеспечением, написанным десятилетия назад, Pentium полностью работает на RISC-ядре. Да только ли он? Концепция раздельного ядра и набора команд стала основной для микропроцессоров нынешнего поколения.
Сочетание CISC- и RISC-архитектур в одном микропроцессоре позволило преодолеть ограничение набора 80х86 и достичь производительности, оставляющей позади многие RISC-машины.
Никто не сомневается, что именно эта технология будет доминировать ближайшие несколько лет. Тем более, что с появлением VLIW- и EPIC-архитектур конкуренция между RISC и CISC потеряла всякий смыл. Казалось бы, диаметрально противоположный принцип EPIC-архитектуры может быть успешно совмещен с набором команд 80×86: готовящийся к выпуску Merced объединит в своем керамическом корпусе все четыре вышеназванные концепции.
У архитектур нет недостатков. Недостатки свойственны конкретным реализациям.